静电，静电放电以多种不同方式影响电子组件。较大的静态电压会进入设备并损坏复杂的内部电路。
静电的影响变得更加明显，因为MOS技术的所有形式的高输入阻抗都意味着不会消散电压，而且极高的电压很容易损坏导体和绝缘屏障的小尺寸。
随着集成电路特征尺寸的减小，这意味着设备变得更容易受到静电损坏。
ESD敏感度在查看ESD对电子设备的影响时，值得一看的是设备本身，以及它们如何受到ESD的影响。
发现某些电子设备比其他电子设备对ESD更敏感。但是，从问题的角度来看，值得将静态电平与电源电压相关联。人们不会考虑向逻辑器件施加甚至五十伏的电压。在没有任何ESD保护措施的情况下，通过处理它们，可以向它们施加几千伏的静态电压。
对ESD最敏感的设备通常是那些包括MOS-金属氧化物半导体技术的设备。这些设备具有很高的阻抗，不允许电荷以更受控的方式消散。但是，这并不意味着双极器件不受损坏。
最低250V的静态电压可能会损坏标准CMOS芯片。其中包括74HC和74HCT逻辑系列，因为它们的电流消耗较低，因此在许多使用“胶粘逻辑”的设计中被广泛使用。但是，许多新的微处理器和LSI芯片使用的特征尺寸非常小，并且无法承受此类电压，因此它们对ESD非常敏感。通过在5 V的电源电压下运行它们会破坏许多新设备，并且它们更容易受到ESD损坏。
逻辑设备并不是唯一需要采取防静电措施的设备。用于射频应用的GaAsFET极易损坏，并可能被低至100V的静态电压破坏。ESD也会影响其他形式的分立FET。再次经常用于许多RF应用的MOSFET非常敏感。
甚至普通的双极型晶体管也可能会被约500V的电势损坏。对于较新的晶体管而言尤其如此，其可能具有更小的内部几何形状以提供更高的工作频率。这仅是很少的ESD敏感性水平的广泛指示。但是，这表明所有半导体设备都应被视为静电敏感设备，即SSD。
如今，不仅半导体设备被视为SSD。在某些地区，甚至无源组件也开始被视为对静电敏感。随着小型化的趋势，单个电子元件正变得越来越小。这使它们对ESD损坏的影响更加敏感。
静电放电机制静电放电（ESD）的影响取决于大量变量。其中大多数很难量化。积聚的静电水平会根据所涉及的材料，一天中的湿度甚至人的身材而有所不同。每个人都代表一个电容器，在其上保持电荷。一般人代表一个约300 pF的电容器，但是一个人与另一个人的电容会有很大差异。
放电发生的方式也不同。通常，电荷会很快消散：通常不到100纳秒。在这段时间内，峰值电流可能会上升到二十或三十安培。峰值电流和放电时间取决于多种因素。但是，如果使用金属物体（例如镊子或尖嘴钳），则与通过手指放电相比，电流峰值更高，并且在更短的时间内即可达到。这是因为金属为放电提供了低得多的电阻路径。但是，无论采用哪种放电方式，都会消耗相同量的电荷。
IEC61000-4-2和其他模拟波形为了消除ESD并防止由此造成的损坏，有必要查看可能发生的不同情况并对其进行表征。这些情况将表现出不同的电压累积水平，不同的充电水平和不同的放电特性。当前，有许多方法可以在制造环境中对集成电路的ESD性能进行评级。三种常见方法包括：
HBM： 人体模型-该模型模拟被充电的人，然后通过裸露的手指通过被测电路对地面进行放电。MM： 机器模型-此模型模拟带电的制造机器，通过设备放电到地面。机器将具有导电表面，因此产生的电流水平可能更高，但时间更短。CDM： 带电设备模型-这模拟集成电路被充电然后放电到接地的金属表面。增益短，但可能会遇到高电流水平。这些方法在制造环境中测试IC时效果很好，但不适用于系统级应用。为此，包括手机，MP3播放器，数码相机以及更多具有外部连接的电子产品需要能够承受静电放电。
IEC61000-4-2标准定义了电子设备应承受的标准测试条件。它假定用户不会采取任何预防措施来防止ESD损坏，并且它定义了设备应承受的各种等级。
